一、设计方案
1、总体设计方案说明及系统框图：
数字钟是计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过LED显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，控制信号灯亮灭周期。由于计数的起始时间不可能与标准时间（如时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子钟的总体框图如下图所示。 系统框图：
2、单元电路设计方案： 1）振荡器和分频器
振荡器的作用是产生时间标准信号。数字钟的精度就是主要取决于时间标准信 的频率和稳定度。所以，在实验中采用脉冲信号作为时间标准信号源。 2）计数器
根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。把它们适当连接构成秒、分、时的计数，(分计数器中分的个位和十位计数单元的状态转换和秒计数器- . 可修编.
- .
中的是一样的，只是它要把进位信号传输给时的个位计数单元。) 实现计时功能。
① 六十进制计数
由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS90组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。秒的个位计数单元为10进制计数器，当QDQCQBQA变成1010时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过1011到1111的状态，又从0000开始，如此重复。秒的十为计数单元为6进制，当QDQCQBQA变成0101时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过0110到1111的状态，又从0000开始，如此就是60进制。同时秒十位上的0101时，要把进位信号传输给“分”个位的计数单元。 如图所示
六十进制电路图
② 二十四进制计数
当“时”十位的QDQCＱBＱA为0000或0001时，“时”的个位计数单元是十进制计数器，当他的QDQCQBQA到1010时，通过与非门使得个位74LS90上的清零端为0，则计数器的输出直接置零，从0000有开始。当十位的QDQCQBQA为0010时，通过与非门使得该74LS90的清零端为0，“时”的十位有重新从0000开始，此时的个位计数单元变成4进制，即当个位计数单元的QDQCQBQA为0100时，就要又从0000开始计数。这样就实现了“时”24进制的计数
- . 可修编.
- .
二十四进制电路图
③ 计数器的组间级联
秒计数器与分计数器的级联：“秒”十位的QC接“分”个位的输入A，74LS90是下降沿触发的，当“秒”十位的QC从1变成0时，“分”的个位触发，进行计数。 分计数器与时计数器的级联：“分”十位的QC接“时”个位的输入A，74LS90是下降沿触发的，当“分”十位的QC从1变成0时，“时”的个位触发，进行计数。 当加上校时电路时，因为有两个输入给同一个A，则这时需要用到或门。 级
联
电
路
图
如
下
。
- . 可修编.
- .
计数器的组间级联 3）译码器和数码显示电路
译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。可被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰直观的数字符号。在实验中，可以直接连接数字电路实验箱的数码管部分。 4）校时电路
数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我在原本接校时脉冲的端口接到了实验装置的“单次脉冲”端口，这样既时限了防抖动，又可以利用手动操作来完成校时。校时电路入校所示：
- . 可修编.
- .
5）报时电路
当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒时，要求每隔两秒报一次时，正好实现报整点。通过蜂鸣器，触发器，逻辑门组成的正点报时电路来报时。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。
当计数器达到59分50秒时，分、秒计数器的状态为：
QD4QC4QB4QA4=0101（分十位） QD3QC3QB3QA3=1001（分个位） QD2QC2QB2QA2=0101（秒十位） QD1QC1QB1QA1=0000（秒个位）
前四声计数器状态发生在59分52秒，54秒，56秒，58秒之间。因此，只有秒个位的状态发生变化，而其他计数器的状态无需变化，所以可保持不变。而52秒、54秒、56秒、58秒时的秒计数器个位状态分别为
QD1QC1QB1QA1=0010（52秒） QD1QC1QB1QA1=0100（54秒） QD1QC1QB1QA1=0110（56秒） QD1QC1QB1QA1=1000（58秒） 最后一声的各计数器状态分别如下：
QD4QC4QB4QA4=0000（分十位） QD3QC3QB3QA3=0000（分个位） QD2QC2QB2QA2=0000（秒十位） QD1QC1QB1QA1=0000（秒个位） 所以，实验中，通过与非门将分十位的QC,QA分个位的QD,QA，秒十位的QC,QA接入与非门，秒个位也按照上述计数状态接入与非门，将与非门的全部输出接到与门的输入，将与门的输出接到数字电路实验箱的逻辑电平显示，实现整点的时候信号灯发亮。
- . 可修编.
- .
VCC5VU14BUZZER200 Hz 51Q4~1PR1DU13A26~1Q1CLK3~1CLR174LS74DU2U1U6U5U41412367INAINBR01R02R91R92QAQBQCQD1298111412367INAINBR01R02R91R92U3QAQBQCQD1298111412367INAINBR01R02R91R92U10QAQBQCQD1298111412367INAINBR01R02R91R92U7QAQBQCQD12981174LS90N74LS90N74LS90N74LS90NVDD5V21D4~1PR1QU17A531CLK~1Q6GND~1CLR174LS74DU25AU23A74LS08N74LS08N
6）清零电路
- . 可修编.
- .
U12U11U2U1U6U5U1614INA1INB2R013R026R917R92QAQBQCQD12981114INA1INB2R013R026R917R92U15QAQBQCQD12981114INA1INB2R013R026R917R92U4QAQBQCQD12981114INA1INB2R013R026R917R92U3QAQBQCQD12981114INA1INB2R013R026R917R92U10QAQBQCQD12981114INA1INB2R013R026R917R92U7QAQBQCQD129811V11kHz 5 V 74LS90NVDD5V74LS90N74LS90N74LS90N74LS90N74LS90NGND4~1PR21DU18A1Q5VDD5V21D4~1PRU17A1Q531CLK~1Q6~1CLR31CLK~1Q6GND74LS74D~1CLR1GNDVDD5V174LS74DU25AU23A74LS08N74LS08NGND
7）完整的电路原理图
- . 可修编.
- .
二、组装调试
- . 可修编.
- .
1）使用的主要仪器 1) 74LS90 6片 2) 74LS20 1片 3) 74LS00 3片 4) 74LS08 2片 5) 74LS04 1片 2）调试电路方法和技巧
组装电子钟，注意，器件管脚的连接一定要准确，“悬空端”、“清0端”、“置1端”要正确处理，先测试芯片，导线是否正常，然后分块连接调试，最后整机调试，调试具体步骤和方法如下：
（1）可以先将系统划分为振荡器、计数器、分频器、译码显示等部分，对它们分别进行设计与调试，最后联机统调。
（2）各部件设计安装完毕后，观察输出频率是否正确。 （3）将脉冲信号送入计数器，观察是否达到设计要求。 （4）将频率为1Hz的标准秒脉冲信号分别送入“时“分”、“秒”计数器，检查各级计数器的工作状况。
（5）连接显示器的输入端，检查数码显示是否正确。各部件调试正常后，进行组装联调，检查校准电路是否可以实现校时，最后对系统进行微调。 （6）调试过程中若发现故障，仔细检查并处理故障 （7）调试正常后，观察电子钟是否正常地工作。
3）运行结果与设计要求的比较
由于仿真图中电路连接与实际中在实验电路箱是存在差入，如将报时电路中的蜂鸣器改为了实验箱上的信号灯，校时电路也未能做到设计中的防止开关闭合时电路产生的抖动，基本上运行结果与设计要求相符合，完成了显示23小时59分59秒，整点报时，手动校时的功能。 4）调试中出现的故障原因及排除方法
线路虽然简单，但连接得导线很多，导致接线接错位置出现问题。出现故障时，先用逻辑笔检查器件和导线是否正常工作，然后对照实验电路图，耐心的找出错误，及时调节。如在实验过程中，连接小时计数器时，只连接了分时位的进位，忘记了本位的至零，此时自己已经比较迷糊，用逻辑笔也未查到错误，在同组人xxx的帮助下，一起找到了问题，及时修改了过来。在做校时电路时，对分进行校时时，错误的接入两个信号脉冲，发生了短路，（来自电路本身的，校时电路的）在老师的帮助下及时修改过来。
三、设计总结
课题核心价值：课程设计是学生即将完成本课程的一个重要环节，它既是对本门所学知识的全面总结和综合应用，又为今后走向社会的实际操作应用铸就了一个良好的开端。我们学习了数字电子电路和模拟电子电路，对电子技术有了一些初步了解，但那都是一些理论的东西。通过这次数字电子钟的课程设计，我们才把学到的东西与实践相结合。从中对我们学的知识有了更进一步的理解。 心得体会：在此次的数字时钟设计过程中，更进一步地熟悉了芯片的结构及掌握了各芯片的工作原理和其具体的使用方法。也锻炼了自己独立思考问题的能力和通过查看相关资料来解决问题的习惯。虽然这只是一次简单的课程设计，但通过这次课程设计我们了解了课程设计的一般步骤，和设计中应注意的问题。设计本身并不是有很重要的意义，而是我们对待问题时的态度和处理事情的能力。各个芯片能够完成什么样的功能，使用芯片时应该注意那- . 可修编.
- .
些要点。同一个电路可以用那些芯片实现，各个芯片实现同一个功能的区别。另外，我们设计要从市场需求出发，既要有强大的功能，又要在价格方面比同等档次的便宜。同时对普通计数器如何构成n进制计数器有了更深的了解和掌握，对自我的实际操作能力也有了很高的提升。
此次的电子钟的设计，虽然不算复杂，但也耗费本人很多的精力。开始接触题目，查找相关资料，请教老师和同学，到亲手设计制作，连接电路，都花费我许多的精力，也很感谢老师的耐心解答和指导，感谢同学的帮助。
在整个设计过程中，自己对数电理论和实际的应用相结合又有了更深刻的理解，对知识的应用有了更深的认识，对自己独立思考，解决问题的能力有一定的提升。整个过程耗费不少时间和精力，但这些都是值得的。在这次设计过程中，我也对word、画图、EWB等软件有了更进一步的了解使我在以后的工作中更加得心应手。 对本次课程设计的意见及建议：这次是数字电路课程设计，老师给我们的题目是数字钟设计，建议老师可以允许我们选择其他的题目来完成，这样就有更大的发挥空间。
我们在这次课程设计中也学到了不少知识。谢谢老师的指导！
四、参考文献
王毓银.《数字电路逻辑设计》.高等教育 贾秀美.《数字电路硬件设计实践》.高等教育 康华光.《电子技术基础》数字部分.4版.:高等教育 家龙.《集成电子技术基础教程》.:高等教育 阎石.《数字电子技术基础（第五版）》. 高等教育
- . 可修编.
因篇幅问题不能全部显示，请点此查看更多更全内容