数字锁相环实验

一、实验原理和电路说明

在电信网中，同步是一个十分重要的概念。同步的种类很多，有时钟同步、比特同步等等，其最终目的使本地终端时钟源锁定在另一个参考时钟源上，如果所有的终端均采用这种方式，则所有终端将以统一步调进行工作。

同步的技术基础是锁相，因而锁相技术是通信中最重要的技术之一。锁相环分为模拟锁相环与数字锁相环，本实验将对数字锁相环进行实验。

UM01：FPGA ÷8 本地时钟14336KHz TPMZ05 G 采样1 TPMZ03 E 外部测试64KHz C ÷4 F 延时10ns H 采样2 D 倍频 A ÷63 ÷64 ÷65 B ÷28 TPMZ01 TPMZ02 TPMZ04 图2.2.1 数字锁相环的结构

数字锁相环的结构如图2.2.1所示，其主要由四大部分组成：参考时钟、多模分频器（一般为三种模式：超前分频、正常分频、滞后分频）、相位比较（双路相位比较）、高倍时钟振荡器（一般为参考时钟的整数倍，此倍数大于20）等。数字锁相环均在FPGA内部实现，其工作过程如图2.2.2所示。

A：14336KHzB：448KHzC：64KHzD：16KHzE：16KHzF：16KHz(G, H)可变分频器分频数001/63T1时刻011/64T2时刻111/65T3时刻011/64T4时刻图2.2.2 数字锁相环的基本锁相过程与数字锁相环的基本特征

在图2.2.1，采样器1、2构成一个数字鉴相器，时钟信号E、F对D信号进行采样，如果采样值为01，则数字锁相环不进行调整（÷64）；如果采样值为00，则下一个分频系数为（1/63）；如果采样值为11，则下一分频系数为（÷65）。数字锁相环调整的最终结果使本地分频时钟锁在输入的信道时钟上。

在图2.2.2中也给出了数字锁相环的基本锁相过程与数字锁相环的基本特征。在锁相环开始工作之前的T1时该，图2.2.2中D点的时钟与输入参考时钟C没有确定的相关系，鉴相输出为00，则下一时刻分频器为÷63模式，这样使D点信号前沿提前。在T2时刻，鉴相输出为01，则下一时刻分频器为÷64模式。由于振荡器为惯性方式，因而在T3时刻，鉴相输出为11，则下一时刻分频器为÷65模式，这样使D点信号前沿滞后。这样，可变分频器不断在三种模式之间进行切换，其最终目的使D点时钟信号的时钟沿在E、F时钟上升沿之间，从而使D点信号与外部参考信号达到同步。

在该模块中，各测试点定义如下：

1、 TPMZ01：本地经数字锁相环之后输出时钟（56KHz） 2、 TPMZ02：本地经数字锁相环之后输出时钟（16KHz） 3、 TPMZ03：外部输入时钟÷4分频后信号（16KHz） 4、 TPMZ04：外部输入时钟÷4分频后延时信号（16KHz） 5、 TPMZ05：数字锁相环调整信号

注：以上测试点通过JM05测试头引出，测量时请在测试引出板上进行。JM05的排列如下图所示：

TPMZ01TPMZ03TPMZ05TPMZ07地□□□□□□□□□□TPMZ02TPMZ04TPMZ06

二、实验仪器

1、 ZH5001通信原理综合实验系统 2、 20MHz双踪示波器 3、 函数信号发生器

一台 一台 一台

三、实验目的

1、 了解数字锁相环的基本概念 2、 熟悉数字锁相环与模拟锁相环的指标 3、 掌握全数字锁相环的设计

四、实验内容

准备工作：将调制方式设在BPSK方式，用函数信号发生器产生一个64KHz的TTL方波信号送入数字数字信号测试端口J007（实验箱左端）。 1. 锁定状态测量

用示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；在理论上，环路锁定时该两信号应为上升沿对齐。 2. 数字锁相环的相位抖动特性测量

数字锁相环在锁定时，输出信号存在相位抖动是数字锁相环的固有特征。测量时，以TPMZ03为示波器的同步信号，用示波器测量TPMZ02，仔细调整示波器时基，使示波器刚好容纳TPMZ02的一个半周期，观察其上升沿。可以观察到其上升较粗（抖动），其宽度与TPMZ02周期的比值的一半即为数字锁相环的时钟抖动。 3. 锁定频率测量和分频比计算

将函数信号发生器设置在记数状态（频率计）。参见数字锁相环的结构如图2.2.1数字锁相环的结构，测量各点频率。记录测量结果，计算分频比。 4. 锁定过程观测

（1）用示波器同时观测TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；复

位通信原理综合实验系统，则FPGA进行初始化，数字锁相环进行重锁状态。此

时，观察它们的变化过程（锁相过程）。

（2）用示波器测量TPMZ05波形，复位通信原理综合实验系统，观察调整的变化过程。 5. 同步带测量

（1） 用函数信号发生器产生一个64KHz的TTL信号送入数字信号测试端口J007。用

示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；正常时环路锁定，该两信号应为上升沿对齐。

（2） 缓慢增加函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形失步，记

录下失步前的频率。

（3） 调整函数信号发生器频率，使环路锁定。缓慢降低函数信号发生器输出频率，直

至TPMZ03、TPMZ02两点波形失步，记录下失步前的频率。 （4） 计算同步带。 6. 捕捉带测量

（1） 用函数信号发生器产生一个64KHz的TTL信号送入数字信号测试端口J0007。用

示波器同时测量TPMZ03、TPMZ02的相位关系，测量时用TPMZ03同步；在理论上，环路锁定时该两信号应为上升沿对齐。

（2） 增加函数信号发生器输出频率，使TPMZ03、TPMZ02两点波形失步；然后缓慢

降低函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形同步。记录下同步一刻的频率。

（3） 降低函数信号发生器输出频率，使TPMZ03、TPMZ02两点波形失步；然后缓慢

增加函数信号发生器输出频率，直至TPMZ03、TPMZ02两点波形同步。记录下同步一刻的频率。 （4） 计算捕捉带。 7. 调整信号脉冲观测

（1） 用函数信号发生器产生一个64KHz的TTL信号送入数字数字信号测试端口

J0007。用示波器观测数字锁相环调整信号TPMZ05处波形。

（2） 增加或降低函数信号发生器输出频率，观测TPMZ05处波形的变化规律。

五、实验报告

1、 画出数字锁相环的锁定过程。 2、 画出各测量点的波形。

3、 分析总结数字锁相环与模拟锁相环同步带和捕捉带的大致关系。